VHDL에 관하여
페이지 정보
작성일 22-09-28 21:38
본문
Download : VHDL에 관하여_1144367.hwp
먼저 Process문에 대해 살펴보면 Process문은 sequential statement를 사용할수 있는 하나의 덩어리로 전체 덩어리 자체는 Concurrent하게 실행되지만 내부의 문장들은 순차적으로 실행된다 즉 Process문이 여러개가 있을 때 각각의 Process문들은 병행적으로 실행되지만 그 Process내부의 문장들은 순차적으로 실행된다는 말이다.
순서
레포트/공학기술
VHDL에관하여
,공학기술,레포트
VHDL 일반적인 메뉴얼입니다.
variable_이름 := 값;
앞에서 말한바와 같이 변수는 시간의 …(省略)
VHDL 일반적인 메뉴얼입니다.
이상과 같은 문장들이 병행문이라 불리우는 이유는 문장의 순서에 상 관없이 어떤 이벤트에 따라 문장이 실행되기 때문이며 이런 문장 characteristic(특성)이 H/W를 기술하는데 상당히 적합하기 때문에 많이 사용된다
6. Sequential Statement
VHDL 문장의 또다른 기술 방법인 Sequential Statement(순차문)은 Process문이나 Subprogram 내에서 사용되며 말 그대로 위에서부터 次例 대로 실행되는 문장이다.VHDL에 관하여
1. Entity
2. Architecture
3. Component Instantiation
4. Configuration
5. Concurrent Statement
6. Sequential Statement
7. Delay Modeling
8. Operator
9. Block & Scope Rule
10. Attribute
(4) Concurrent Assert문과 Procedure Call
이는 병행문 수행 環境(환경)에서 Assert문을 사용하거나 Procedure Call 을 사용하는 방법을 말한다.
[process_레이블;]
process [(sensitivity_list)]
{선언문}
begin
{sequential문}
end process [process_레이블];
process선언 우측의 sensitivity_list에 이벤트가 발생하면 그 내무의 sequential문이 순차적으로 실행된다 sensitivity_list는 wait문에 의해서 지정될 수도 있따 이제 Sequential Statement문 내부에 사용되는 문장들 에 대해 하나씩 살펴보자.
(1) Variable Assignment Statements
variable(변수)는 Signal에서 시간의 concept(개념)을 없앤 것으로 범용 호로그램 에서 사용되는 변수의 사용법과 같다.VHDL에관하여 , VHDL에 관하여공학기술레포트 ,
설명
Download : VHDL에 관하여_1144367.hwp( 34 )
다.
Process문의 구조는 다음과 같다.
